Test de Cuno?tin?e Computerizate

A vibrant and educational illustration representing computer architecture and processing, featuring elements like CPU, memory cache, and data pipelines, with a modern, tech-inspired design.

Test de Cuno?tin?e Computerizate

Evaluarea cuno?tin?elor tale tehnice este acum mai u?oar? ca niciodat?! La acest quiz, vei avea ocazia s? î?i testezi abilit??ile ?i s? î?i l?rgi orizonturile în domeniul arhitecturii calculatoarelor ?i proces?rii informa?iei.

Întreb?rile acoper? subiecte variate, inclusiv:

Memoria cache
Procesele de pipelining
Structuri de date ?i algoritmi
Microarhitecturi

15 Questions4 MinutesCreated by TestingTech42

TLB (Translation Lookaside Buffer) este

Bufferul de reordonare a instrucţiunilor

O memorie cache pentru memoria principală

Tabela de pagini din memoria principală

O memorie cache pentru tabela de pagini

Tabela de mapare a registrelor virtuale

Care din următoarele dependenţe pot fi eliminate prin multiplicarea resurselor hardware (unităţi de execuţie, porturi de acces, magistrale de date)?

Un procesor cu pipeline ce are 4 niveluri, va procesa o secvență de 16 instrucțiuni în

O memorie cache de 256 KB cu asociativitate partiala de 4 căi este folosită de un procesor ce operează cu date de 128 biți pentru optimizarea accesului la memoria principală folosind blocuri de memorie de 16 cuvinte de date. Câte linii de memorie cache are fiecare cale?

Dependențele structurale se pot elimina prin:

Microarhitectura Tomasulo este caracterizată prin:

A. inițierea execuțiiei instrucțiunilor în afara ordinii (out-of-order issue)

B. inițierea execuțiiei instrucțiunilor în ordine (in-order issue)

C. Planificarea dinamică centralizată a instrucțiunilor

D. Planificarea dinamică distribuită a instrucțiunilor

E. Planificarea statică a instrucțiunilor

Instrucțiunea ADD R1 R5 R7 depinde WAW de instrucțiunea precedentă: depinde WAW de instrucțiunea precedentă:

Registrul de istorie globală (Global History Register) este folosit în:

A. Predictorul dinamic pe 2 niveluri

B. predicția statică

C. Predictorul dinamic pe 2 biți

D. Predictorul dinamic de 1 bit

E. predicția statistică

Memoria cache cu cea mai ridicată rată de accese reușite (hit/miss ratio) este cea cu

A. Mai multe căi (multi-way)

B. corespondență directă (direct-mapped)

C. Asociativitate totală (fully-associative)

Resursele separate ale fiecărui proces/program ce rulează în paralel pe un procesor multicore sau pe un calculator multiprocesor sunt:

O memorie cache de 32 KB cu asociativitate partiala de 2 căi este folosită de un procesor ce operează cu date de 128 biți pentru optimizarea accesului la memoria principală folosind blocuri de memorie de 8 cuvinte de date. Câte linii de memorie cache are fiecare cale?

Procesorul RISC este caracterizat de:

A. Multe registre de uz general

B. microarhitectură pipeline

C. Procesare secvențială a instrucțiunilor

D. Circuit simplu de decodare

E. Unitate de control microprogramată

F. Unitate de execuție complexă

O memorie cache de 32 KB cu asociativitate partiala de 8 căi este folosită de un procesor ce operează cu date de 128 biți pentru optimizarea accesului la memoria principală folosind blocuri de memorie de 4 cuvinte de date. Câte linii de memorie cache are fiecare cale?

Test de Cuno?tin?e Computerizate

Test de Cuno?tin?e Computerizate

More Quizzes